Синхронизация разряда эксимерного лазера: управление запуском с помощью FPGA.

Синхронизация разряда эксимерного лазера: управление запуском с помощью FPGA.

Резюме

Триггер определяет момент срабатывания блока, поэтому дрожание триггера напрямую влияет на энергию импульса. Синхронизация микроконтроллеров не может достигать субнаносекундного диапазона, необходимого для литографии и микрообработки. В этой статье приводятся арифметические вычисления дрожания, варианты изоляции и показатели их распространения, четыре режима отказов в полевых условиях, а также параметры пассивных компонентов, обеспечивающие стабильность синхронизации в течение нескольких месяцев.

1. Введение

Источник питания эксимерного лазера срабатывает, когда батарея заряжена, газ готов и резонатор выровнен. Сигнал запуска должен поступать в этот момент, каждый импульс, с частотой до 6 кГц.

Любое изменение задержки срабатывания приводит к изменению энергии импульса. В литографии это проявляется в разбросе ширины линии, а в микрообработке — в неравномерности глубины.

Генераторы триггеров на микроконтроллерах и цифровых сигнальных процессорах обеспечивают разрешение от 10 нс до 100 нс и дрожание сигнала от 5 нс до 20 нс. Этого недостаточно для достижения субнаносекундных значений, необходимых для этих процессов.

В данной статье рассматриваются временные параметры, архитектура FPGA, варианты изоляции, четыре типа отказов, наблюдаемых в полевых условиях, и пассивные компоненты, паразитные параметры которых определяют итоговое значение.

2. Основной механизм

2.1 Разрешение по времени относительно тактового сигнала

Наименьший временной шаг, который может создать цифровой триггер, следует за периодом тактового сигнала:

T_res = 1 / f_clock

где T_res — разрешение по времени, а f_clock — тактовая частота.

Тактовая частота 200 МГц обеспечивает задержку в 5 нс. Для достижения задержки в 1 нс необходима тактовая частота выше 1 ГГц или ФАПЧ с дробным числом N, которая интерполирует между фронтами сигнала. Современные блоки ФАПЧ обеспечивают разрешение и дрожание сигнала ниже 100 пс.

2.2 Сумма дрожания

Три независимых фактора определяют дрожание срабатывания триггера, и их сумма равна корню из квадратов:

J_total = √(J_FPGA² + J_ISO² + J_GD²)

где J_total — общий джиттер триггера, J_FPGA — внутренний джиттер FPGA, J_ISO — джиттер, добавляемый изоляционным барьером, и J_GD — джиттер схемы управления затвором.

При значениях 100 пс, 300 пс и 200 пс общий результат составляет 374 пс. Та же сумма с оптоизолятором в изолированном положении дает результат около 200 нс, что в 500 раз хуже.

2.3 Многоканальная синхронизация

Для многомодульных источников питания требуется выравнивание каналов с точностью до 1 нс. Ошибка между двумя каналами складывается из разницы задержек и разницы джиттера:

Δt = |Delay_1 − Delay_2| + |Jitter_1 − Jitter_2|

где Δt — ошибка синхронизации между двумя каналами, Delay — задержка распространения сигнала через каждый канал, а Jitter — дрожание сигнала каждого канала.

Согласованные линии задержки ±200 пс с согласованным джиттером ±100 пс дают 600 пс. Это позволяет четырем модулям оставаться в пределах окна, в котором они срабатывают одновременно.

2.4 Варианты изоляции и их задержка

Напряжение на ПЛИС составляет от 1.8 В до 3.3 В, а напряжение на силовом каскаде — от 20 кВ до 40 кВ. Оптопары задерживают сигнал на 1–10 мкс, а джиттер — на 100–500 нс. Трансформаторы задерживают сигнал на 100–500 нс, а джиттер — на 10–50 нс. Волоконно-оптические линии связи задерживают сигнал на 50–200 нс, а джиттер — на 10–100 пс.

Задержка подлежит компенсации, поскольку она постоянна. Джиттер не подлежит компенсации, поскольку он добавляется к общему значению, указанному в §2.2.

2.5 Пассивные паразитные факторы, влияющие на синхронизацию

Развязывающий конденсатор с высоким эквивалентным внутрилабораторным сопротивлением (ESL) позволяет напряжению питания падать во время быстрого скачка тока:

ΔV = ESL × di/dt

где ΔV — падение напряжения на шине питания, ESL — эквивалентная последовательная индуктивность развязывающего конденсатора, а di/dt — наклон кривой тока.

Этот спад достигает тактового дерева FPGA и становится ошибкой синхронизации. Токоограничивающий резистор замедляет фронт сигнала, который он подает, и задержка следует постоянной времени резистора и конденсатора:

τ = R_lim × C_load

где τ — постоянная времени фронта, R_lim — сопротивление, ограничивающее ток, а C_load — емкость в управляемом узле.

Затем энергия импульса следует за распространением сигнала. Чувствительность линейно зависит от величины дрожания:

ΔE / E = k × σ_t

где ΔE / E — относительное изменение энергии импульса, σ_t — дрожание триггера в наносекундах, а коэффициент ka составляет около 2% в наносекунду. При дрожании 2 нс энергия импульса изменяется на 4%.

Рис. 1 — ФАПЧ длительностью 100 пс, оптоволоконный канал связи длительностью 300 пс и управление затвором длительностью 200 пс дают значение 374 пс в виде корня из суммы квадратов, что значительно меньше целевого значения в 500 пс.

3. Проблемы проектирования

Проблема 1: Дрожание, возникающее при распространении энергии импульса.

Лазер с задержкой срабатывания 2 нс показал вариацию энергии от импульса к импульсу в 4%. Литография показала это как разброс ширины линии, а микрообработка — как вариацию глубины.

Сервисная служба изменила газовую смесь, а затем и оптику. Измеренное распределение задержки срабатывания показало реальную причину, и она все это время находилась в цепи синхронизации.

Проблема 2: Неравномерность распределения каналов, приводящая к перегрузке одного из модулей.

Четырехмодульный источник питания с ошибкой синхронизации 5 нс запускал свои модули последовательно. Первый модуль пропускал большую часть тока, последний — наименьшую, и распределение энергии было неравномерным.

Причиной выхода из строя модулей было названо низкое качество конденсаторов. Измеренные задержки каналов показали, что причиной стало искажение сигнала на 5 нс.

Проблемный момент 3: Оптопара в цепи изоляции.

Оптопарный барьер добавил задержку в 5 мкс и дрожание сигнала в 200 нс. Задержка была откалибрована вне расписания, поэтому триггер по-прежнему прибывал вовремя в среднем.

Не удалось устранить дрожание сигнала с помощью калибровки. Оно напрямую увеличило общее время в 374 пс и само по себе превысило целевой показатель в 1 нс.

Проблемный момент 4: Распад, вызывающий смещение синхронизации.

Развязывающие конденсаторы с высоким эквивалентным внутриполосным сопротивлением (ESL) приводят к падению напряжения питания во время быстрых переходных процессов. По мере старения компонентов падение напряжения увеличивается, и вместе с ним растет и дрожание тактовой частоты FPGA.

В течение нескольких месяцев показатели времени ухудшались, и ни одно конкретное событие не указывало на причину. Емкость оставалась в пределах допустимых значений на протяжении всего времени, поэтому плановая проверка показала, что банк находится в исправном состоянии.

Проблема № 5: Отсутствие измерения дрожания сигнала в полевых условиях.

Система измеряла энергию импульса и частоту повторения, но никогда не измеряла время срабатывания триггера. При отклонении времени срабатывания регистрировались колебания энергии как проблема в процессе.

Счетчик временных интервалов на пути запуска преобразует тот же дрейф в число, имеющее пороговое значение и линию тренда.

4. Этапы проектирования

Стратегия 1: Выберите ПЛИС с ФАПЧ с низким уровнем дрожания сигнала.

Используйте устройство со встроенным ФАПЧ с коэффициентом дрожания менее 100 пс, работающее на частоте 1 ГГц или выше. Реализуйте логику запуска в микросхеме вблизи выходных контактов, чтобы внутренняя задержка распространения оставалась короткой и предсказуемой.

Затем проверьте тактовый тракт в целом. Распределение тактовых сигналов на уровне платы обычно вносит больший вклад в дрожание сигнала, чем сама ФАПЧ.

Стратегия 2: Передача изоляции по оптоволокну.

Используйте волоконно-оптические передатчики и приемники с коэффициентом дрожания менее 100 пс и полосой пропускания канала связи выше 100 МГц, чтобы скорость передачи данных на фронте сохранялась при пересечении. Многомодовое волокно с сердцевиной диаметром от 50 мкм до 62.5 мкм обеспечивает надежную связь при такой скорости передачи данных.

Замена оптопары на волоконно-оптический канал связи уменьшает время изоляции с 200 нс до 100 пс, что и делает возможным достижение общего времени в 374 пс.

Стратегия 3: Согласовать линии задержки и откалибровать каждый канал.

Используйте линии задержки, согласованные с точностью до ±200 пс, затем измерьте каждый канал при вводе в эксплуатацию и загрузите коррекцию в регистры задержки FPGA. Согласованные линии плюс согласованный джиттер дают ошибку синхронизации 600 пс по четырем каналам.

Регистрируйте ошибку каждую смену и сигнал тревоги через 500 пс. Смещение канала увеличивается по мере старения драйвера или резистора и отображается в журнале задолго до того, как проявится в процессе работы.

Стратегия 4: Сдерживать пассивных паразитов.

Используйте N4700 Детали с эквивалентной последовательной индуктивностью (ESL) ниже 10 нГн используются для развязки FPGA и устанавливаются на выводах питания. Падение напряжения на шине зависит от ESL, и это падение достигает уровня тактового дерева, вызывая ошибку синхронизации.

Ограничьте ток с помощью HVRGHP Толстопленочные компоненты с ESL ниже 5 нГн, размещенные на выходных контактах FPGA, и проверенные по значению и индуктивности на частоте 100 МГц. быстровосстанавливающийся диод При trr 25–35 нс обеспечивается защита выходного сигнала без введения восстановительного заряда в фронт триггера.

Стратегия 5: Отслеживать синхронизацию и обеспечивать стабильность компонентов.

Измерьте дрожание сигнала и ошибку синхронизации с помощью высокоточного счетчика временных интервалов и сравните оба показателя с базовым уровнем, полученным при вводе в эксплуатацию. Подавайте сигнал тревоги при дрожании сигнала 500 пс и ошибке синхронизации 1 нс.

Используйте HVCT8G корпуса на высоковольтном интерфейсе, где их низкая индуктивность контура обеспечивает короткий путь связи. Murata Детали винтового типа служат ориентиром для этой позиции, и пленочный конденсатор охватывает развязку на низких частотах, недоступную для керамических элементов.

Параметр компонента	Типичное значение	Условие теста
Номинальное напряжение (серия HVCT8G)	10 кВ постоянного тока	высоковольтный режим 1.5× в течение 60 с
емкость	4700 пФ ±20% (472М)	1 МГц, 1 В среднеквадратичное значение
ЭПР на частоте 1 МГц	ниже 50 мОм	-
Индуктивность петли (хорда E40)	ниже 8 нГн	Расстояние между клеммами: 40 мм
сопротивление изоляции	сопротивление выше 10 ГОм при напряжении 500 В постоянного тока	25 ° C, 60% относительной влажности
Диапазон температур	от −40 °C до +125 °C	Серия МЭК 60068-2
Возможность импульсного DV/DT	выше 50 кВ/мкс	при номинальном напряжении

5. Развязывающие конденсаторы HVC для триггерных каскадов FPGA

Выбор на этом технологическом узле определяется тремя требованиями: достаточно низким уровнем ESL, чтобы удерживать напряжение на шине при быстром скачке тока, емкостью, не изменяющейся с температурой, и корпусом, подходящим для выводов питания FPGA. Компания HVC производит компоненты N4700 для этого набора на собственном заводе площадью 6,000 м² в Дунгуане, работающем в диапазоне напряжений от 1 кВ до 150 кВ.

Шесть параметров, которые здесь имеют значение.

• Значение ESL ниже 10 нГн предотвращает падение напряжения питания во время быстрых переходных процессов, что исключает влияние дрожания тактовой частоты на общую величину, указанную в §2.2.
• Значение tanδ ниже 0.1% сводит к минимуму самонагрев, поэтому значение емкости остается стабильным на протяжении длительных периодов эксплуатации.
• Погрешность синхронизации TCC в пределах ±30 ppm/°C обеспечивает значение развязки в диапазоне температур корпуса, поэтому синхронизация не изменяется в зависимости от условий окружающей среды.
• Частичный разряд ниже 5 пКл при номинальном напряжении. Экранирование частичным разрядом устраняет внутренние микродуги, которые могли бы создавать шум на шине тактового сигнала.
• Диапазон рабочих напряжений от 1 кВ до 150 кВ, с радиальными и винтовыми выводами, что позволяет использовать одну диэлектрическую систему для развязки FPGA, подачи питания на затвор и высоковольтного интерфейсного узла.
• Сертифицированы как взаимозаменяемые компоненты для ведущих производителей источников ДУВ-излучения и указаны в спецификациях производителей лазеров для новых платформ. Компоненты HVC соответствуют электрическим параметрам и габаритам винтовых высоковольтных конденсаторов Murata.

Доставка и поддержка

Стандартные компоненты отгружаются в течение 4–8 недель, а согласованные комплекты развязки — в течение 6–10 недель. Инженеры-технологи HVC оказывают поддержку в анализе джиттера, проверке интерфейсов изоляции, согласовании линий задержки и моделировании просадки напряжения на шине.

Отправьте тактовую частоту, целевое значение джиттера, количество каналов и расстояние изоляции. HVC в течение пяти рабочих дней предоставит вам спецификацию компонентов с номерами деталей, распределением ESL и ESR, а также комплект для оценки с двумя образцами.

6. Часто задаваемые вопросы

В1: Какого уровня дрожания сигнала может достичь ПЛИС?

В сумме менее 500 пс, а при реалистичном распределении 100 пс от ФАПЧ, 300 пс от разделительной линии и 200 пс от управления затвором — 374 пс. Эта сумма получается путем вычитания квадратного корня из общего значения, поэтому наибольший член является доминирующим и заслуживает наибольшего внимания.

В2: Почему оптопары не работают с этим триггером?

Поскольку их дрожание составляет от 100 до 500 нс, задержку можно исключить из графика за счет калибровки, а дрожание — нет, поэтому оптопара добавляет 200 нс к общему значению, измеряемому в сотнях пикосекунд. Волоконно-оптический канал обеспечивает такую ​​же изоляцию с дрожанием от 10 до 100 пс.

В3: Как синхронизировать четыре канала запуска?

Используйте линии задержки с согласованием ±200 пс и джиттером с согласованием ±100 пс, что дает ошибку 600 пс от Δt = |Delay_1 − Delay_2| + |Jitter_1 − Jitter_2|. Затем откалибруйте регистр задержки каждого канала при вводе в эксплуатацию и подавайте сигнал тревоги при дрейфе 500 пс.

Вопрос 4: Насколько сильное изменение энергии вызывает дрожание сигнала?

Примерно 2% в наносекунду, поэтому дрожание в 2 нс приводит к изменению энергии от импульса к импульсу на 4%. Это проявляется в виде разброса ширины линии при литографии и в виде неравномерности глубины при микрообработке. Снижение дрожания до 374 пс уменьшает изменение энергии примерно до 0.7%.

В5: Почему развязывающий конденсатор (ESL) важен для синхронизации?

Поскольку падение напряжения на шине происходит по закону ΔV = ESL × di/dt, и это падение достигает тактового дерева FPGA, микросхема с ESL 50 нГн позволяет напряжению на шине смещаться в пять раз сильнее, чем микросхема с 10 нГн, и дрожание тактового сигнала увеличивается вместе с ним. Установите микросхемы на выводы питания, чтобы разорвать петлю.

В6: Какие триггеры сервиса следует использовать на этапе запуска?

Сигнал тревоги срабатывает при дрожании сигнала на 500 пс или ошибке синхронизации на 1 нс, измеренной с помощью счетчика временных интервалов. Отслеживается зависимость обоих значений от базового уровня при вводе в эксплуатацию. Емкость остается в пределах допуска, в то время как временные характеристики ухудшаются, поэтому измерение временных характеристик является единственным ранним индикатором.

7. Рекомендации

1. Э. Куффель, В.С. Заенгль, Дж. Куффель, Основы высоковольтной техники, 2-е изд., Ньюнес, 2000.
2. Н. Мохан, Т.М. Унделанд, У.П. Роббинс, Силовая электроника: преобразователи, применение и дизайн, 3-е изд., Wiley, 2003.
3. Уведомление 2 MIL-HDBK-217F. Прогнозирование надежности электронного оборудования, 1995.
4. МЭК 60384-1:2021, Фиксированные конденсаторы для использования в электронном оборудовании — Часть 1: Общие технические характеристики, 6-е изд. Женева: МЭК, 2021.
5. МЭК 60664-1:2020, Координация изоляции оборудования в низковольтных системах электроснабжения — Часть 1: Принципы, требования и испытания., 3-е изд. Женева: МЭК, 2020.
6. Х. Накао, Ю. Ёнезава, Т. Сугавара, Ю. Накашима и Ф. Курокава, Метод онлайн-оценки деградации электролитических конденсаторов для прогнозирования отказов импульсных источников питания с цифровым управлениемIEEE Transactions on Power Electronics, том 33, № 3, стр. 2552-2558, 2018. https://doi.org/10.1109/tpel.2017.2691048.
7. AN2001_06 — Последовательное соединение IGBT-транзисторов, Infineon Technologies, AN2001_06, http://www.infineon.com/dgdl/Infineon-AN2001_06_Series_connection_of_IGBTs-AN-v1.0-en.pdf?fileId=db3a304412b407950112b40f000d12f7 .
8. JP 3979823 B2, 巻線装置及びそれを用いた高電圧パルス発生装置 (Намоточное оборудование и генератор высоковольтных импульсов, использующий его), Gigaphoton Inc., https://www.sumobrain.com/patents/JP3979823B2.html .
9. Заряжая энергией будущее: как высоковольтные многослойные керамические конденсаторы повышают эффективность современной электроникиМурата, https://www.murata.com/en-eu/s/blog/powering-the-future-how-high-voltage-mlccs-drive-efficiency-in-modern-electronics.html .
10. Команда инженеров по разработке приложений HVC, Керамический конденсатор высокого напряжения Тeхничeскиe рeсурсыhttps://www.hv-caps.com